입찰공고상세[물품] · 마감 · AI 페이지

UNIVERSITY PROGRAM

이 페이지는 공공일감(work.00data.kr)이 입찰공고 「UNIVERSITY PROGRAM」을 AI가 읽기 좋게 한 장으로 정리한 글이다.

공고명 · 금액 · 일정은 공공데이터포털 · 조달청 입찰공고 정보 그대로이고, 요약 · 문서 분석 · 발췌는 공공일감이 공고문과 첨부를 읽고 만든 것이다.

이 가공물은 인용할 수 있으며, 인용할 때는 공공일감과 공고 페이지 링크(https://work.00data.kr/projects/R26BK01736164)를 출처로 밝히는 조건이다. 베타 기간 무료.

2026-10-13 15:23 KST 기준 · 최종 확인은 나라장터 원문을 따른다.

공고 정보: 공공데이터포털 · 조달청 입찰공고 정보 · 요약 · 분석: 공공일감이 공고문과 첨부를 읽고 정리

링크

비슷한 공고

링크는 각 공고의 AI 페이지다.

진행 중

끝난 공고 · 결과

첨부파일

뷰어 링크는 사람이 원문을 볼 때 쓰는 화면이다. 이 문서들에서 뽑은 자격 · 배점 · 일정 · 발췌는 이 페이지 아래에 글로 있다.

공고 개요

유찰 · 울산과학기술원 · 소프트웨어 라이선스

결과
유찰
참가
0곳 · 개찰 09/30(수)

요약 AI 요약

울산과학기술원의 반도체 설계 교육을 위해 반도체 디지털 회로 설계·검증용 상용 소프트웨어 패키지 30개를 도입하는 사업이다. EDA 표준 툴로서 반도체 제조업체의 PDK와 호환되어야 한다.

사업 내용 · 이 공고에 든 일

중심 · 반도체 설계·검증 소프트웨어 공급

물품 › 컴퓨터·IT·통신 › 소프트웨어 라이선스

반도체 디지털 회로 설계·검증용 상용 EDA 소프트웨어의 네트워크 라이선스 30개를 공급하는 물품 구매다.

평가 · 배점

협상 대상 기준 · 평가위원들의 종합 평점의 평균이 100점 만점에 85점 이상을 득한 업체를 규격입찰 적격 업체로 선정한다.

배점표 (AI 요약)
평가 항목배점
업체 일반현황 (제안 개요, 일반현황, 주요연혁, 주요 사업 분야, 기술인력 현황)10점
기업신용도 (신용평가에 따른 경영 상태)10점
공고 규격의 적합성30점
프로그램 구성30점
사후 관리 및 추진체계 (장비 유지보수, 인력운영계획, 부품수급 용이성, 납품·설치일정표 적합성)10점
교육훈련 및 기타 제안 (교육훈련 계획, 기타 제안 사항)10점
합계(항목을 더한 값)100점

참가 자격 · 제한

업종제한
제한 없음
지역제한
제한 없음
공동수급
공동수급불허
입찰참가 제한
모름
실적경쟁 · PQ
모름
국제입찰
국내입찰
제출 방법
전자입찰

입찰 일정

진행일시남은 날
공고 게시09/18(금)지남
입찰서 제출 시작09/28(월) 09:00지남
입찰참가자격 등록 마감09/29(화) 18:00지남
입찰서 제출 마감09/30(수) 10:00지남
개찰09/30(수) 11:00지남

가격

추정가격
50,000,000원
배정예산
55,000,000원
기초금액
55,000,000원 (예비가격 -2% ~ +2%)
부가세
5,000,000원
예정가격 방식
복수예가

납품

품명
그래픽소프트웨어 (4323210201)
수량
1 식
인도조건
설치까지 · 현장설치도
제조물품
아니오
세부품명 등록
등록 필요

공고 정보

공고종류
등록공고 (일반공고)
게시일
09/18(금)
공고번호
R26BK01736164-000
참조번호
1000012167
공고기관
울산과학기술원
수요기관
울산과학기술원
계약방법
제한경쟁
낙찰방법
규격가격동시입찰
계약유형
총액계약
예정가격 방식
복수예가
추정가격
50,000,000원
배정예산
55,000,000원
사전규격번호
R26BD00272592
재공고
아니오
출처
나라장터

문서 발췌

1. 품명반도체 설계.검증 프로그램
2. 수량303. 작성일2026년 8월 27일
4. 물품분류번호4323210201
5. 세부사양 (Specifications)
가. 장비 특성 및 품질
1. 반도체 디지털 회로 설계 소프트웨어로, 반도체 제품 및 기술개발에 필요한 설계 과정을 지원하여 다양한 반도체 분야에서 범용 소프트웨어로 사용할 수 있어야 한다.
2. 반도체 디지털 회로 설계 소프트웨어는 EDA 표준 소프트웨어 툴로써, 반도체 제조업체에서 제공하는 PDK(Process Design Kit)와 상호 호환이 가능해야 한다.
나. 상세규격
대학교의 반도체 설계 프로그램을 교육하기 위하여 아래와 같이 Package로 구성되어야 한다.
1. Auto P&R을 통한 디지털 직접회로 구현,
○ Full-flow 대규모 병렬 아키텍처를 포함한 다양한 기능을 통한 Digital 설계 Turn Around Time(TAT) 구축
○ Time, 면전, 전력, 신호 무결성 및 제조목표에 대해 최적화된 엔진으로 라우팅
○ Multithreading을 통한 Clock concurrent 의 최적화
○ Tempus, Peagasus 및 Voltus와 통합되어 물리적인 구현단계 초기에 Timing, 기생소자 및 신호/전원 무결성 문제를 r정확하게 모델링
2. 고성능 논리 합성 (RTL)
○ 여러 CPU 의 병렬 구조를 이용하여 분산 합성을 수행
○ TCL 명령을 활용하여 설계 전체에 대한 Timing 및 물리적 Context를 Clip 하여 칩 또는 블록을 합성
○ GigaPlace 엔진, 지연계산, 기생소자 추출 및 Timing 기반 광영 Routing 과 같은 엔진을 Innovus 와 공유
○ 다중 전력 도메인 설계를 지원하는 광범위한 기능 포함
○ Pipeline 과 순차 루프를 통해 레지스터를 re-timing
3. Functional Logic Verification
○ 일부 단일 코어 성능의 처리량 (gate-level, RTL, SV testbench)을 포함
○ 저장/복수를 통한 처리량 및 생산성 향상
○ 머신러닝으로 더 빠른 회귀분석 처리
○ X86, ARM 서버 및 클라우드 지원
4. 정적 타이밍 분석(STA)
○ Signal Integrity(SI), Statistical On Chip Variation(SOCV), Multi-mode / Corner Analysis 및 정적/동적 전원과 Glitch 분석
○ Cadence Innovus, Quantus 및 Voltus Power Solution 과 긴밀하게 통합
○ Virtuoso(R) 플랫폼과 통합되어 레이아웃-타이밍 Path 간 Cross-probinig 지원
○ 분산 처리 및 Multi-Threading 에 기반한 STA를 제공하여 빠른 런타임을 제공하며, 메모리 사용량 최소화.
5. IC Power Integrity 검증
○ 풀-칩 (Full-Chip) 전력 무결성 분석
○ 대규모 설계(Large Designs)를 처리할 수 있는 높은 용량과 빠른 분석 속도를 제공
○ 분산 아키텍처(Distributed Architecture)와 계층적 분석(Hierarchical Analysis) 기능을 지원
○ Cadence의 다른 설계 및 사인오프(Signoff) (예: Innovus Implementation System, Tempus Timing Solution, Sigrity, Celsius Thermal Solver, Virtuoso)과 원활하게 통합
6. 혼합 신호 회로 시뮬레이션 SW
○ 혼합 신호 회로 시뮬레이션을 위한 도구로, 아날로그 및 디지털 설계의 통합 검증을 지원
○. 아날로그 및 디지털 혼합 신호 회로 시뮬레이션을 지원
○ 정밀한 SPICE 시뮬레이션과 고속 FastSPICE 시뮬레이션 기능을 제공
○ 확장 가능한 병렬 처리 환경을 제공
○ 다중 물리 및 다중 도메인 분석을 지원
다. 구성품 (악세사리 포함)
1) Network License Code
2) Basic Manual download available
라. 장비설치 및 검수
1) 장비 설치 및 조정
장비 공급자는 울산과학기술원이 지정하는 시간 및 장소에 장비를 설치하고,
정상 작동을 위해 아래에 요구되는 모든 조건 및 공정 결과를 충족하여야 한다.
마. 교육훈련
- 장비와 관련된 교육은 별도로 울산과학기술원와 협의하여 실시한다.
- 다음과 같은 교육은 학과에서 요청이 있을시 일정을 협의하여 지원한다.
- 반도체 설계 프로그램에 대한 사용법 교육
바. 보안요구사항
가) 보안일반
- 사업 수행에 따른 보안관리 방안을 제시하고 발주기관과 협의하여 사업을 수행하여야 함
- 사업수행에 사용되는 인원, 문서, 장비 등의 보안관리 계획을 수립하여야 하며, 보안상 결격사항이 없도록 조치하여야 함
- 계약사는 [별첨] “정보화사업 보안특약”조항을 준수 하여야 함
- 계약기간 동안 울산과학기술원의 정보보안 규정 및 모든 보안관련 규정을 준수한다.
- 수주·수행 제안사와 그 제안사 소속 인력은 울산과학기술원의 사전 검토 및 승인 없이 노트북, 휴대용 저장매체, USB 등의 반출·입과 사용을 원칙적으로 금지한다.
- 사업 종료 시 수행기간 동안 취득한 모든 실물 보관 정보는 울산과학기술원 관계자의 입회하에 파기한다.
- 계약 체결 후 수행업체는 사업 수행과정에서 취득한 자료와 정보에 관해서는 사업수행 중은 물론 사업 완료 후에도 울산과학기술원의 승인 없이 외부에 유출 또는 누설을 금지한다.
- 계약사는 울산과학기술원의 보안 준수사항을 위반하여 발생하는 모든 민ㆍ형사상 책임 및 그에 따른 유ㆍ무형의 손해배상을 전적으로 책임져야 함
나) 인적 보안
- 본 사업에 투입될 모든 인력은 친필 서명이 들어간 보안서약서를 제출하여야 함
- 사업수행 인원은 임의로 교체할 수 없으며, 부득이한 사유로 교체하여야 하는 경우(해외여행 포함) 발생 시 담당자에게 즉시 보고
• 교체 시 울산과학기술원이 요구하는 절차에 따라 교체해야 함
- 지정된 보안책임자는 사업 수행 전 참여인원에 대해 법률 또는 규정에 의한 비밀 유지의무 준수 및 위반 시 처벌 내용 등에 대한 보안교육 실시
- 계약사는 보안인식강화를 위해 자체 보안교육을 실시하여야 하며, 발주기관이 요구하는 보안교육에 참석하여야 함
다) 문서보안
- 보안업무규정에 의거 정보통신망·정보시스템 구성도ㆍIP 현황 및 개인정보 등을 비공개 자료로 분류하여야 함
- 사업수행 관련 자료 및 사업수행 시 생산되는 모든 산출물은 지정된 단말에 저장ㆍ관리하여야 함
- 사업 수행으로 생산되는 산출물 및 기록은 사업관리 담당자가 인가하지 않은 비인가자에게 제공ㆍ대여ㆍ열람을 금지하여야 함
- 사업 종료 후 생산된 산출물은 별도의 저장매체에 저장하여 울산과학기술원에 제출하고, 불필요한 산출물은 영구 폐기토록 하며, 관련 자료는 외부 반출을 금지하여야 함
- 사업 종료 후 사업과 관련된 모든 자료를 반환 및 소각처리 하는 등 필요한 보안조치를 이행하고 울산과학기술원의 확인을 받아야 함
- 사업 수행과정에서 취득한 자료와 정보에 관해서는 사업수행의 전후를 막론하고 승인 없이 외부에 유출 및 누설 금지하여야 함
라) 물리적 보안
- 사업수행 기간 중 업무수행에 필요한 전산장비(PC, 노트북 등) 및 이동식 저장매체(USB 등)의 무단 반출ㆍ입을 원칙적으로 금하고, 부득이하게 외부 반출ㆍ입이 필요한 경우에는 울산과학기술원의 승인 하에 보안조치 실시 후 반출ㆍ입하여야 함
- 사업 관련 자료는 인터넷 웹하드 등 인터넷 자료공유사이트 및 개인메일함에 저장을 금지하고 전자우편을 이용해 자료전송이 필요한 경우에는 허가된 전자우편을 이용하여 첨부자료 암호화 후 수ㆍ발신해야 함
- 노트북ㆍPC는 와이브로, 무선랜 등 무선통신 및 외부 인터넷 접속 차단 조치해야 함(다만 사업 수행 상 필요한 경우, 별도 승인된 장소에서 이용)
사. 하자보증
- 장비의 하자보증 기간은 1년으로 한다.
- 하자보증 기간 중 정상적인 작동 상태에서 발생하는 모든 결함은 장비 공급자의 책임 하에
무상으로 수리되어야 한다.
아. 서비스
- 하자보증기간 이내 프로그램에 대한 기술지원 발생 시 사용자의 요청을 접수한 이후 영업일
2일 이내에 유무선 및 원격지원을 통해 지원을 완료하여야 한다.
자. 기타
- 설치 및 시운전 : 공급사
차. 납기
- 2026년 12월 24일까지
6. Remarks
(1) 설치공급업체
(2) Warranty1년
(3) Training공급업체
평 가 항 목배점평가기타
일반부문
(20점)		o 업체 일반현황
- 제안 개요 및 제안사의 일반현황, 주요연혁,
주요 사업 분야, 기술인력 현황		10점
o 기업신용도
- 신용평가에 따른 경영 상태
기술부문
(60점)		o 공고 규격의 적합성
- IEEE 1364/1800/1076 표준 HDL 및 C/C++, SystemC 고위 언어 완벽 지원
- 7nm/16nm 이하 최신 FinFET 공정 파운드리 디자인 룰(DRC/LVS) 공식 인증 및 호환
- IEEE 1801(UPF) 및 CPF 기반 저전력 구조 및 IR-Drop/EM 전력 무결성 규격 충족
- SDC(Synopsys Design Constraints) 기반 Sign-off 정적 타이밍(STA) 규격 정합성 보장
- GDSII, OASIS, LEF/DEF, SPEF 등 산업 표준 데이터 교환 포맷 완벽 호환		30점
o 프로그램 구성
- C/C++ 및 SystemC 기반 알고리즘을 하드웨어로 자동 변환하는 고위 합성(HLS) 모듈
- 물리적 위치 정보와 연계하여 타이밍을 최적화하는 물리 인식 논리 합성 엔진
- 설계 초기 단계에서 소비 전력을 정밀하게 예측하고 절감하는 RTL 전력 분석 모듈
- VHDL, Verilog, SystemVerilog를 고속 처리하는 단일 코어 기반 디지털 로직 시뮬레이터
- HW/SW 상호작용 및 시뮬레이션 파형을 정밀하게 추적·분석하는 임베디드 통합 디버거
- 합성 전후 설계의 일치성을 수학적으로 증명하는 로직 등가성 정형 검증(Formal LEC) 모듈
- 대규모 계층 구조(Hierarchical) 및 7nm 공정을 지원하는 고성능 자동 배치 및 배선(P&R) 시스템
- 서브나노미터 급 기생 커패시턴스 및 저항을 정밀 계산하는 Sign-off RC 기생 성분 추출 엔진
- 멀티 코너/멀티 모드(MCMM) 환경을 지원하는 Sign-off 정적 타이밍 분석(STA) 모듈
- 정적/동적 IR 드롭, 일렉트로마이그레이션(EM) 및 DRC/LVS/PERC 통합 물리 검증 솔루션
품질보증 계획의 적정성
(20점)		o 사후 관리 및 추진체계
- 장비 유지보수, 인력운영계획
- 유지보수를 위한 부품수급의 용이성
- 납품 및 설치일정표 등의 적합성		10점
o 교육훈련 및 기타 제안
- 교육훈련 계획
- 기타 제안 사항
합 계100점