반도체 디지털 회로 설계 소프트웨어 8종

링크

• 공고 상세 페이지 (사람에게 건넬 링크)
• 나라장터 원문 공고

비슷한 공고

링크는 각 공고의 AI 페이지다.

진행 중

• 반도체 아날로그 회로 설계 소프트웨어 7종 · 경북대학교 첨단정보통신융합산업기술원 · 7.09억원 · D-7
• UNIVERSITY PROGRAM · 울산과학기술원 · 5,000만원 · D-6
• RTL기반 반도체 검증 소프트웨어 2종 구매 · 경북대학교 첨단정보통신융합산업기술원 · 9,091만원 · D-6
• Cadence IC Program 1 year License 구매 · 한국과학기술연구원 · 2.09억원 · D-7

끝난 공고 · 결과

• SoC설계 검증 소프트웨어 구매 · 경북대학교 첨단정보통신융합산업기술원 · 낙찰 -
• 한국반도체교육원 반도체 회로설계 프로그램 구매 · 재단법인강원테크노파크 · 유찰
• 회로설계용 소프트웨어 라이센스 구매 · 한국전기연구원 · 낙찰 (주)뉴링크테크놀로지 · 4,100만원
• UNIVERSITY PROGRAM · 울산과학기술원 · 유찰
• RTL기반 반도체 검증 소프트웨어 2종 구매 · 경북대학교 첨단정보통신융합산업기술원 · 유찰
• 반도체 디지털 회로 설계 소프트웨어 8종 · 경북대학교 첨단정보통신융합산업기술원 · 유찰

첨부파일

뷰어 링크는 사람이 원문을 볼 때 쓰는 화면이다. 이 문서들에서 뽑은 자격 · 배점 · 일정 · 발췌는 이 페이지 아래에 글로 있다.

• 재공고서(국가，규가동，고시이상)_반도체 디지털 회로 설계 소프트웨어 8종.hwpx · 공고규격서
• 재공고서(국가，규가동，고시이상)_반도체 디지털 회로 설계 소프트웨어 8종.pdf · 공고규격서
• 제안요청서 등（반도체 디지털 회로 설계 소프트웨어 8종）.zip · 공고규격서

공고 개요

재공고 · 경북대학교 첨단정보통신융합산업기술원 · 소프트웨어 라이선스

추정가격

8.09억원

참가자격 등록 마감

09/16(수) 18:00 · 마감

낙찰방법

규격가격동시입찰

참가 자격

제한 없음

무슨 일

반도체 디지털 회로 설계 소프트웨어 8종 공급

요약 AI 요약

시스템반도체 및 SoC 개발에 필요한 설계·검증 환경을 제공하여 팹리스 기업의 생산성과 경쟁력을 높이기 위함입니다. 이를 위해 반도체 디지털 회로 설계 소프트웨어 8종을 도입합니다.

• 고성능 논리 합성(RTL) 소프트웨어 3개
• 반도체 설계 IP 라이브러리 2개
• 논리적 동등성 검증(LEC) 소프트웨어 1개
• RTL-Netlist 등가 검증 소프트웨어 2개
• 고성능 RTL 및 게이트 수준 시뮬레이션 소프트웨어 1개
• 반도체 설계 검증 디버깅 소프트웨어 2개, 혼합 신호 회로 시뮬레이션 소프트웨어 1개, FPGA 프로토타이핑 장비 유지보수 1개

사업 내용 · 이 공고에 든 일

중심 · 반도체 디지털 회로 설계 소프트웨어 8종 공급

물품 › 컴퓨터·IT·통신 › 소프트웨어 라이선스

RTL 합성·LEC·시뮬레이션·디버깅·혼합신호 등 EDA 상용 소프트웨어 8종의 기업지원용 라이선스를 공급하는 물품 구매다.

• 소프트웨어 설치파일 및 라이선스(네트워크 버전) 납품
• 현장 설치 및 시험운영·검수
• 운영·장애조치 기술이전 교육
• 검수일로부터 1년 하자담보 및 정기·수시 점검, 장애 시 익일까지 점검·수리·대체장비 대여
• 최신 버전 업그레이드 및 12개월 이상 원격·이메일·전화 기술지원
• 제조사 정품·A/S 증명서류 제출

딸린 일 · FPGA 프로토타이핑 장비(HAPS-100 4F) 유지보수

용역 › 장비 정비·수리 › 연구·분석장비 유지보수

센터가 이미 보유한 FPGA 프로토타이핑 장비의 하드웨어·소프트웨어 장애 기술지원과 펌웨어·패치 업데이트를 제공하는 연구·분석장비 유지보수다.

• 장애 발생 시 원인 분석·복구 지원, 원격·현장 기술지원
• 펌웨어·운영 소프트웨어·관련 패치 업데이트 지원
• 장비 운영·활용 기술 문의 및 자료 지원

평가 · 배점

협상 대상 기준 · ‘종합 평가 결과’에서 ‘평균점수’가 100점 만점에 85점이상인 입찰참가자를 ‘적격업체’로 선정한다.

참가 자격 · 제한

업종제한

제한 없음

지역제한

제한 없음

공동수급

공동수급불허

입찰참가 제한

모름

실적경쟁 · PQ

모름

국제입찰

국내입찰

제출 방법

전자입찰

입찰 일정

가격

추정가격

809,090,909원

배정예산

897,074,000원

기초금액

863,000,000원 (예비가격 -2% ~ +2%)

부가세

80,909,091원

예정가격 방식

복수예가

납품

품명

분석및과학용소프트웨어 (4323260501)

수량

1 식

납품

계약 후 30일

인도조건

설치까지 · 현장설치도

제조물품

아니오

세부품명 등록

등록 필요

공고 정보

공고종류

재공고 (재입찰공고)

게시일

09/03(목)

공고번호

R26BK01710299-000

참조번호

-

공고기관

조달청 대구지방조달청

수요기관

경북대학교 첨단정보통신융합산업기술원

계약방법

일반경쟁

낙찰방법

규격가격동시입찰

계약유형

총액계약

예정가격 방식

복수예가

추정가격

809,090,909원

배정예산

897,074,000원

사전규격번호

R26BD00253610

재공고

재공고

출처

나라장터

문서 발췌

과업·요구

Ⅰ. 개 요 1 Ⅱ. 일반사항 2 Ⅲ. 제안서 평가기준 3 Ⅳ. 제안서 작성 일반지침 5 서 식 및 자료 8

Ⅰ 개 요

1. 목적 반도체 디지털 회로 설계 소프트웨어는 시스템반도체 및 SoC 개발에 필요한 설계·검증 환경을 제공하고, RTL 설계부터 논리 합성, 시뮬레이션, 검증 및 FPGA 프로토타이핑까지 통합 개발 프로세스를 지원하여 다양한 반도체 분야 팹리스 기업의 설계 생산성 및 개발 경쟁력 향상에 기여하고자 한다. 2. 품명 : 반도체 디지털 회로 설계 소프트웨어 8종 (Semiconductor digital circuit design software) 3. 용도 ❍ 기업 수요에 부합하는 반도체 디지털 회로 설계 소프트웨어의 기업지원 라이선스 서비스 제공 ❍ 지원 대상 기업의 제품 및 기술 개발을 위한 반도체 디지털 회로 설계 툴 라이선스 서비스 운영 4. 예산 : 890,000,000원(부가가치세 포함) 5. 납품기한 및 장소 1) 납품기한 : 계약일로부터 30일 이내 ※ 설치가 필요한 물품일 경우 설치 완료일을 납품일로 간주한다. 2) 납품장소 : 지능형반도체 개발지원센터 (대구시 북구 연암로 40, 201동 2층) ※ 납품 시 수요기관의 상황에 따라 변경될 수 있음 3) 인도조건 : 현장설치도 6. 입찰방식 : 일반(총액)-규격가격동시입찰 / 동등규격 이상 납품가능

Ⅱ 일반사항

1. 납품 및 설치 1) 납품업체는 납품 기일 이내에 수요기관이 지정한 납품 장소로 본 물품의 설치를 완료해야 한다. 2) 납품 후 시험테스트 중 이상이 발생하였을 경우 동일사양 이상의 신제품으로 즉시 교체해야 한다. 3) 물품은 제조사에서 출고한 원형대로 납품하되, 출고 시 포함된 옵션 등은 목록상에 언급되지 않더라도 가격에 포함된 경우에는 반드시 함께 납품되어야 한다. 4) 물품은 비공식적인 경로로 수입된 제품이 아닌 각 제조사의 정품이어야 하며, 시스템을 구성하는 모든 구성품은 신품이어야 한다.(동일모델 구형버전 납품불가) 2. 검수 1) 납품업체는 수요기관의 입회 하에 운영 검사를 완료한 후 검수를 요청하여 검수 절차에 의해 검수를 필해야 한다. 2) 설치(온․습도, 하중, 전기, 급․배수 배관 등), 시운전 및 검수에 필요한 모든 경비는 납품업체가 부담해야 한다. 3. 교육 1) 납품업체는 수요기관이 납품한 물품을 효율적으로 운영하고 장애를 처리할 수 있는 능력을 갖출 수 있도록 기술이전을 충실히 이행하여야 한다. 2) 납품업체는 납품한 물품의 원활한 운영 및 사용자에게 기술전수를 위한 기술요원이 방문지원을 할 수 있도록 전담 인력을 확보해야 한다. 4. 사후관리 1) 기술지원 및 하자담보책임기간 : 검수일로부터 1년 2) 납품업체는 수요기관의 요청에 따라 정기점검을 실시해야 하며, 장애가 발생하여 연락할 경우 익일까지 점검·수리·대체장비 대여 등 성실하고 신속하게 문제 해결 조치를 취해야 한다. 5. 기타 사항 ❍ 조달청 ‘2단계 경쟁(규격·가격동시입찰) 등의 물품구매 업무 처리지침’에 따라, 평가결과는 나라장터를 통해 3일 이상 외부에 공개된다.

배점·평가

Ⅲ 제안서 평가기준

1. 평가방법 1) 평가위원은 입찰 제안서 검토 후 규격(기술)적격심사 배점 및 평가기준에 의거하여 평가한다. 2) 평가위원이 입찰 업체별로 채점한 평가 채점표의 항목별 점수를 합산하여 배점을 계산하며, 최고점과 최저점을 제외한 산술평균으로 산출하고 평가결과서를 작성한다. 2. 평가위원 구성 및 원칙 1) 평가위원회는 전문성과 공정성을 확보하기 위하여 과반수 이상을 외부 전문가로 구성(위원장 외 4인 이상)하며, 입찰자가 제출한 입찰 제안서를 서면으로 평가한다. - 필요 시 발표평가를 진행할 수 있음. 2) 위원장은 해당 입찰 제안서 평가 위원회를 총괄하고, 위원 간에 이견을 조정한다. 3) 평가위원은 평가기준에 따라 평가 채점표를 작성한다. 4) 평가위원은 평가 관련 사항을 외부에 누설할 수 없으며, 평가위원 명단은 비공개로 한다. 5) 세부 점수 산출 방법(기술능력평가) - 평가위원이 항목별로 부여한 균등배분 방식에 따라 점수로 환산하여 평가한다. - 최고점 및 최저점 각 1개를 제외한 후 산술평균하며, 소수점 셋째 자리에서 반올림하여 둘째 자리까지 산정한다. 3. 평가 기준 1) 입찰 제안서 평가위원회의 ‘종합 평가 결과’에서 ‘평균점수’가 100점 만점에 85점이상인 입찰참가자를 ‘적격업체’로 선정한다. 단, ‘평균점수’산정에서 소숫점 셋째자리에서 반올림한다.

2) 규격(기술)적격심사에서 적격업체로 선정된 업체에 한하여 가격입찰을 실시하고, 최저가격 입찰자를 낙찰자로 선정한다. - 평가 결과가 적격으로 확정된 업체가 1개사인 경우에도 가격 입찰 실시한다. 3) 제안내용이 공고 규격사항과 동등 이상이고 제안서 및 증빙자료가 적정한 경우 적격으로 판정하며, 공고 규격사항에 미달하거나 객관적 증빙자료가 미흡한 경우 부적격으로 판정할 수 있다. 4) 평가 결과 평균점수가 동일한 업체가 발생한 경우에는 「공고 규격 또는 기술과의 적합성」 항목의 점수가 높은 업체를 우선하며, 해당 항목도 동일한 경우 「품질보증계획의 적정성」 항목의 점수가 높은 업체를 우선한다. [참고] 규격(기술)적격심사 배점 및 평가기준

과업·요구

수량 및 단위 : 1 식 특성 및 품질 반도체 팹리스 기업의 시스템반도체 및 SoC 개발에 필요한 디지털 회로 설계·검증 소프트웨어로서, RTL 기반 설계부터 고성능 논리 합성, 기능 검증, 등가성 검증, 디버깅, 혼합신호 시뮬레이션 및 FPGA 프로토타이핑까지 통합 설계 환경을 제공하여 개발 생산성과 설계 품질 향상을 지원할 수 있어야 하며, 다양한 반도체 분야에서 범용적으로 활용할 수 있어야 한다. 반도체 디지털 회로 설계 소프트웨어는 EDA 표준 소프트웨어 툴로써, 반도체 제조업체에서 제공하는 PDK(Process Design Kit)와 상호 호환이 가능해야 한다. 구성품 o 소프트웨어 설치파일 1 식 1) 고성능 논리 합성(RTL) SW 3 개 2) 반도체 설계 IP 라이브러리 2 개 3) 논리적 동등성 검증(LEC) SW 1 개 4) RTL-Netlist 등가 검증 SW 2 개 5) 고성능 RTL 및 게이트 수준 시뮬레이션 SW 1 개 6) 반도체 설계 검증 디버깅 SW 2 개 7) 혼합 신호 회로 시뮬레이션 SW 1 개 8) FPGA 프로토타이핑 장비(HAPS-100 4F) 유지보수 1 개 성능 및 규격 (동등규격 이상 납품 가능) 고성능 논리 합성(RTL) SW 고성능 논리합성 도구 기능(RTL)을 통해 복잡한 디지털 디자인의 면적, 성능, 전력 소비 최적화 기능 고성능 논리 합성을 위한 END-to-END 프로세스를 제공해야 함 RTL에서 게이트 수준 설계까지의 전 과정을 자동화 및 최적화하여, 효율적인 설계 주기 관리를 지원해야 함 타이밍 제약을 고려한 최적화, 전력 소모를 줄이는 저전력 설계, 그리고 면적을 최소화하는 설계가 가능해야 함 물리적 설계 인식 및 설계 폐쇄를 위한 타이밍 최적화가 가능해야 하며, 타이밍 위반을 최소화하고, 설계 마감 속도를 높일 수 있어야 함 다중 모드, 다중 코너(MMMC) 분석이 가능해야 하며, 다양한 환경(온도, 전압 등)에서 설계 성능을 검증하고 최적화할 수 있어야 함 FPGA 및 ASIC 설계 프로세스를 지원하여, 다양한 설계 흐름에서 최적의 성능을 발휘할 수 있어야 함 Net의 실제 저항과 커패시턴스를 정확히 예측해 Post-Layout의 타이밍, 면적, 테스트, 파워 상관관계를 파악하고, RTL 단계에서 최적의 결과를 지원해야 함 RTL 합성툴을 통해 경로최적화 알고리즘과 Carry Save 기술로 타이밍, 면적, 파워 품질개선을 지원하며 중요한 타이밍 경로 최적화를 통해 로직 복제 및 부하분산으로 타이밍 개선을 지원해야 함. 검증된 IP 코어를 포함한 설계 라이브러리 다양한 검증된 IP 코어(CPU, 메모리, 인터페이스 등)를 포함하여, 설계자가 필요로 하는 컴포넌트를 손쉽게 통합하고, 설계 시간을 대폭 단축할 수 있어야 함

표준화된 IP 코어를 통해 설계의 신뢰성을 보장하며, 재사용 가능한 IP를 활용하여 설계 주기를 단축할 수 있어야 함 타이밍, 전력, 면적에 최적화된 다양한 IP 선택 옵션을 제공하여, 설계의 성능을 최적화하고 전력 소모를 줄일 수 있어야 함 데이터 경로 집약적 설계를 위한 QoR(Quality of Results) 향상 기능을 통해 포괄적인 합성 및 검증 IP 포트폴리오 지원할 수 있어야 함 복잡한 SoC 설계와의 통합을 지원하며, 다양한 모듈을 원활하게 결합하여 시스템 수준의 설계를 용이하게 할 수 있어야 함 논리적 동등성 검증(LEC) SW RTL 과 Netlist(DC, ICC)의 논리적 등가검사 검증(LEC)을 위한 도구로, 논리적 일관성을 검증하여 최적화 후에도 설계 오류를 방지 지원 논리적 동등성 검증을 통해 RTL과 게이트 수준 설계 간의 일관성을 확인하고, 설계 변경 또는 최적화 과정에서 발생할 수 있는 논리적 오류를 사전에 방지할 수 있어야 함 타이밍 제약 및 주요 설계 경로를 고려한 정밀 검증을 통해 실질적인 타이밍 위반 가능성을 사전에 파악하고, 이를 기반으로 오류를 수정 및 예방할 수 있어야 함 설계 최적화 및 변경 작업이 완료된 후에도 논리적 동등성을 유지하며, 최종 설계가 초기 설계 의도와 기능적으로 일치하는지 확인할 수 있어야 함 모든 검증 과정은 고성능 툴과 자동화된 분석 환경을 기반으로 효율적으로 수행되어야 하며, 설계 복잡도가 증가하더라도 안정성과 정확성을 보장할 수 있어야 함 RTL-Netlist 등가 검증 SW RTL과 Netlist 간의 논리적 등가성 검증을 통해 설계의 일관성을 검증할 수 있어야 함 자동화된 검증을 통해, 사용자 설정을 최소화하고 효율적인 검증 프로세스가 지원되며 분산검증, 병렬 검증을 지원하여 빠른 검증을 지원해야 함 흐름기반의 직관적인 그래픽 인터페이스를 통한 검증 프로세스를 관리하여 생산성 증대에 기여할 수 있어야 함 높은 완성도를 달성하기 위해 DC Ultra연동과 저전력 설계를 위한 EC 및 UPF 기능을 통해 저전력 설계 검증을 지원해야 함 고성능 RTL 및 게이트 수준 시뮬레이션 SW 고성능 RTL 및 게이트 수준 시뮬레이션을 지원하여 설계 검증을 신속하고 정확하게 수행할 수 있어야 하며, 실시간 시뮬레이션 및 결과 분석 기능을 통해 검증 효율성을 높일 수 있어야 함 시스템 레벨 검증을 위한 SystemVerilog 및 UVM(Universal Verification Methodology)을 지원하여, 대규모 설계 검증 환경에서 높은 확장성과 유연성을 제공하고, 다양한 설계 변경을 유연하게 처리할 수 있어야 함 FPGA 및 SoC 설계의 검증을 위한 확장 가능한 시뮬레이션 환경을 제공하며, 복잡한 회로 및 시스템 설계를 빠르고 정확하게 검증할 수 있어야 하고, 이를 위해 분산 검증 및 병렬 처리 기능을 지원해야 함

멀티코어 및 병렬 처리기술을 활용한 고속 디버깅 환경을 제공하여 설계 검증 과정에서 발생하는 오류를 신속하게 찾아 수정할 수 있으며, 이를 통해 검증 시간을 대폭 단축하고, 사용자 친화적인 인터페이스를 통해 오류 분석 및 해결을 직관적으로 수행할 수 있어야 함 저전력 설계검증을 지원하여, UPF와 전압분석기능을 통해 저전력 설계의 검증을 지원하고 소비전력 분석이 지원되어야 함 반도체 설계 검증 디버깅 SW 시각적 디버깅을 위한 종합적인 소프트웨어 솔루션으로, 설계 및 검증 중 발생하는 오류를 쉽게 파악하고 수정기능 지원 설계 오류를 직관적으로 파악할 수 있도록 고급 시각적 디버깅 도구를 제공. 동작(작동) 분석을 자동화하고, 이를 통해 설계 오류를 빠르게 추적하고 수정할 수 있어야 함 신호 상관관계 분석 및 트랜잭션 레벨 디버깅을 지원하여, 설계 오류가 발생한 원인을 효율적으로 추적하고 분석할 수 있어야 함 파형 분석을 위한 고급 뷰어를 제공하며, 설계 검증 중 발생하는 신호의 변화를 시각적으로 분석할 수 있는 고급 뷰어를 제공하여, 설계 수정 사항을 빠르게 반영할 수 있어야 함 Functional Verification 및 Simulation 툴과의 통합을 통해 시뮬레이션과 디버깅을 원활하게 연결할 수 있어야 하며, 설계 검증 흐름을 최적화하여 효율적인 검증 환경을 제공해야 함 혼합 신호 회로 시뮬레이션 SW 혼합 신호 회로 시뮬레이션을 위한 도구로, 아날로그 및 디지털 설계의 통합 검증을 지원 아날로그 및 디지털 혼합 신호 회로 시뮬레이션을 지원하며, 이를 통해 복잡한 회로에서의 상호작용을 분석할 수 있어야 함 정밀한 SPICE 시뮬레이션과 고속 FastSPICE 시뮬레이션 기능을 제공하여, 정밀한 설계 검증과 신속한 성능 평가를 동시에 가능하게 해야 함 확장 가능한 병렬 처리 환경을 제공하여, 대규모 설계의 시뮬레이션 속도를 높이고, 효율적인 시뮬레이션 환경을 구축할 수 있어야 함 다중 물리 및 다중 도메인 분석을 지원하여, 다양한 물리적 환경에서 설계가 어떻게 작동하는지를 종합적으로 검증할 수 있어야 함 FPGA 프로토타이핑(HAPS-100 4F) 장비 유지보수 센터 내 보유중인 FPGA 프로토타이핑 장비(HAPS-100 4F)의 안정적인 운영을 위하여 제조사 또는 제조사 공인 공급사의 유지보수 서비스를 제공하여야 한다. 유지보수 기간 동안 장비 운영 중 발생하는 하드웨어 및 소프트웨어 장애에 대한 기술지원을 제공하여야 한다. 장애 발생 시 원인 분석, 복구 지원 및 필요 시 원격 또는 현장 기술지원을 제공할 수 있어야 한다. 유지보수 기간 동안 제조사에서 제공하는 펌웨어, 운영 소프트웨어 및 관련 패치의 업데이트를 지원하여야 한다. 유지보수 기간 동안 장비 운영 및 활용에 필요한 기술 문의와 관련 자료를 지원하여야 한다

기타 기업지원을 위한 라이선스이어야 하며, 해당 구성은 기업의 수요를 반영하여 설계됨. 12개월 이상 원격제어, 이메일, 전화 등을 이용한 기술지원을 제공해야 하며, 최신 버전이 출시될 경우 업그레이드 및 유지에 필요한 지원을 제공해야 함 해당 소프트웨어는 Linux OS 환경에서 실행이 되고, 사용자 친화적인 GUI 환경과 단축키를 제공해야 함 유기적인 설치, 운용을 위한 Network Version으로 구성되어야 함 파운드리 (삼성, SK하이닉스, DB하이텍, 매그나침, TSMS 등) Sign off 소프트웨어 이여야 한다. 납품방법 인도 조건 : 현장 설치도 납품 장소 : 경북대학교 지능형반도체개발지원센터 (대구광역시 북구 연암로 40, 대구시청별관 201동 2층) 납품 기한 : 계약일로부터 30일 이내 ※ 설치 완료일을 납품일로 간주함 참가자격 「국가를 당사자로 하는 계약에 관한 법률 시행령」 제12조 및 같은 법 시행규칙 제14조에 의한 자격을 갖춘 자 조달청 나라장터(G2B)에 등록된 자 기타 관계 법령 및 입찰공고에서 정한 요건을 충족하는 자 설치 및 검수 “납품업체”는 납품 기한 내에 “수요기관”이 지정한 장소에 납품 및 설치를 완료해야 한다. 최종 검수 결과 운영이 불가하다고 판단되어 계약조건을 이행하지 못하는 것으로 판단될 시 “수요기관”의 요구에 따라 “납품업체”는 납품·설치한 모든 물품을 회수해야 하며 그 비용은 “납품업체”의 부담으로 한다. 교육 및 운영지원 “납품업체”는 운영 및 장애조치 등에 필요한 기술이전을 “수요기관”의 담당자에게 충실히 이행하여야 한다. 교육은 납품 장소에서 진행하고 교육에 필요한 모든 비용은 공급자 부담하는 것을 원칙으로 하고, 이는 “수요기관”과 협의 후 변경이 가능하다. 본 물품의 원활한 운영 및 사용자에게 기술을 전수하기 위해 수시방문이 가능한 전담 인력을 확보하고 있어야 한다. 하자담보책임 하자담보책임 기간 : 검수일로부터 1년 단, 제조사 하자담보책임 기간이 1년 이상인 경우는 제조사의 하자담보책임기간을 따른다. 보안사항 설치 중 취득한 보안사항에 대하여 보안을 유지해야 하고 취득한 자료를 외부로 유출할 수 없으며, 이에 따른 문제 발생 시 “납품업체”가 모든 민·형사상 책임을 지고 배상해야 한다. 필요에 의해 전산실에 출입했을 경우, “납품업체”는 “수요기관”이 요구하는 제반 보안 사항을 충실히 이행해야 하며 보안서약서 등 관련 서류를 제출해야 한다. “납품업체”는 하자담보책임 기간 내 보안상 문제점이 발견될 시 즉각 그 대책을 수립하여 해결해야 한다. 기타 납품되는 물품은 규격서를 만족시키는 제조사 정품이여야 하며, 규격서에 포함되지 않은 구성품이더라도 제품 가격에 포함되었을 경우 모두 납품해야 한다.

해당 소프트웨어는 상업용으로 사용할 수 있는 제품이어야 한다. 해당 소프트웨어는 물품별 라이선스(저작권)를 제공해야 하며, 원소유자의 저작권을 침해하지 않는 제품이어야 한다. “납품업체”는 제조사(또는 제조사의 한국지사)로부터 정품 및 A/S 지원에 대한 증명서류를 납품 시 제출해야 한다. “납품업체”는 본 계약의 이행과 관련한 제반사항에 대하여 “수요기관” 담당자의 지시에 따라야 한다. 본 규격서에 대하여 “수요기관”과 “납품업체”의 해석 차이 또는 이견이 있을 경우 “수요기관”과 협의하는 것을 원칙으로 하고 분쟁이 발생할 경우 관계 법령 및 일반관례를 따르며, 소송관할법원은 “수요기관”의 주소지를 관할하는 법원으로 한다. === 재공고서(국가，규가동，고시이상)_반도체 디지털 회로 설계 소프트웨어 8종.hwpx ===