CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역

요약 AI 요약

중앙대학교가 개발한 IP 도면을 기반으로 CMOS 0.5μm 2P3M 5V+15V 통합 공정용 Mask를 제작하고, 완성된 CMOS 칩을 6인치 웨이퍼 단위로 받는 사업이다. 5V 저전압 회로와 15V 고전압 회로가 한 칩 안에서 함께 안정적으로 동작하는 것이 핵심이다.

• 중앙대학교 IP 도면 기반 Mask 제작
• CMOS 0.5μm 2P3M 5V+15V 통합 공정 적용
• Gate·Drain·Source·Body 모든 단자가 상호 간 최대 15V 전압차를 견디는 소자·공정 특성 확보
• HV-NMOS/HV-PMOS의 드리프트 영역, 이중 웰(Double-Well), LDD 구조 적용
• 트렌치 기반 소자 격리 및 웰 구조로 고전압 소자 절연 특성 확보
• CMOS 칩 웨이퍼(Wafer) 단위 5장 납품

AI에게 이 공고를 물어볼 때 · ChatGPT · Claude에 이 링크를 함께 주면 공고문과 첨부를 정리한 글을 읽고 답합니다. /ai/projects/R26BK01757130 · 베타 기간 무료

핵심요약

입찰 전

서류·입찰서 직접 제출(방문·우편·팩스·이메일)

입찰 전 따로 할 절차 · 서류·입찰서 직접 제출(방문·우편·팩스·이메일)

입찰참가신청서를 2026. 10. 19.(월) 10:00까지 직접 방문 제출. 제안서 전자파일은 이메일(kimeunji@cau.ac.kr)로 별도 제출.

제출마감일: 2026. 10. 19.(월) 10:00

제출방법: 직접 방문 제출

제안서 출력본 1부 및 제안서 전자파일(이메일 kimeunji@cau.ac.kr 제출)

규격·기술 심사

점수와 통과선

기술평가 점수(80점)의 85% 이상인 업체를 후보자로 선정한 뒤 가격평가를 실시하여 합산 최고득점자를 우선협상대상자로 선정한다.

• 통과선 · 68점 이상 기술평가 80점의 85%

  기술평가 점수(80점)를 기준으로 동 점수의 일정한 비율(85%)이상인 업체를 후보자로 선정

• 필수 항목·과락 · 아니다 필수 항목 미달·부문별 과락으로 총점과 상관없이 떨어진다는 규정이 없다.

본 입찰에 대한 평가는 기술평가 점수(80점)를 기준으로 동 점수의 일정한 비율(85%)이상인 업체를 후보자로 선정하고 선정된 후보자에 대하여 가격평가를 실시하여 기술평가점수와 가격평가점수를 합한 점수의 최고득점자를 우선협상대상자로 선정한다.

문서 분석

수행 기간

45일 이하

과업기간은 계약일로부터 45일 이내.

• 옮길 수 없는 끝 날짜 · 없음

나. 과업기간: 계약일로부터 45일 이내

문서 분석

공정 장비 종류

노광(리소그래피)

중앙대 IP 도면 기반 Mask 제작 및 CMOS 0.5μm 2P3M 5V+15V 통합 공정을 사용한 CMOS 칩 제작·웨이퍼 납품 용역이다.

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

문서 분석

가격

추정가격

47,679,000원

배정예산

52,446,900원

예정가격 방식

비예가

첨부파일

• HWP · 1-1. 입찰공고서.hwp · 공고규격서
• PDF · 1-1. 입찰공고서.pdf · 공고규격서
• HWP · 1-2. 과업지시서.hwp · 공고규격서
• HWP · 1-3. 제출서류 양식.hwp · 공고규격서

첨부 내용을 정리한 글 — 자격 · 배점 · 일정 · 발췌 ›

납품

납품

45일 이하 · 문서

세부품명 등록

모름

제조물품

모름
문서: 직접 생산 · 없음

수량

CMOS 칩(Wafer 단위) 5장 · 문서

인도조건

납품만 · 문서

참가 자격 · 제한

지역제한

제한 없음
문서: 지역 조건 · 없음

업종제한

제한 없음
문서: 업종·면허 조합 · 모름
문서: 설치 공사업 면허 · 해당 없음

제출 방법

직찰
문서: 입찰 전 절차 · 서류·입찰서 직접 제출(방문·우편·팩스·이메일)

실적경쟁 · PQ

해당 없음
문서: 실적 · 없음

공동수급

공동수급불허
문서: 공동수급 · 막음

입찰참가 제한

없음

국제입찰

국내입찰

입찰 일정

평가 · 배점

기술 : 가격 — 기술 80점 · 가격 20점

협상 대상 기준 · 기술평가 점수(80점)를 기준으로 동 점수의 일정한 비율(85%)이상인 업체를 후보자로 선정

사업 내용 · 이 공고에 든 일

중심 · IP Mask 제작 및 CMOS Wafer 납품

물품 › 연구·실험·계측장비 › 반도체·박막 공정장비

중앙대 IP 도면 기반으로 0.5μm 2P3M 5V+15V 공정 Mask를 제작해 CMOS 칩을 6인치 웨이퍼 5장으로 납품하는 반도체·박막 공정장비 성격의 파운드리 용역이다.

• PDK(Process Design Kit) 제공
• DRC/LVS Layout verification rule file 제공
• 5V+15V Model Library 제공
• Standard/IO/Sealring Cell Library 제공
• PDK Reference Manual 및 가이드라인 제공
• HV-NMOS/HV-PMOS 드리프트·이중웰·LDD 구조 적용
• 트렌치 기반 소자 격리 및 웰 구조 적용
• 웨이퍼 전체 균일 패턴 배치를 위한 Mask 설계 지원

걸리는 것 · 입찰 전 할 일

입찰 전 할 일

• 입찰 전 따로 할 절차 · 서류·입찰서 직접 제출(방문·우편·팩스·이메일)

  입찰참가신청서를 2026. 10. 19.(월) 10:00까지 직접 방문 제출. 제안서 전자파일은 이메일(kimeunji@cau.ac.kr)로 별도 제출.

  제출마감일: 2026. 10. 19.(월) 10:00

  제출방법: 직접 방문 제출

  제안서 출력본 1부 및 제안서 전자파일(이메일 kimeunji@cau.ac.kr 제출)

더 확인할 것

기성품·주문제작

이럴 때 꼭 봅니다 — 주문제작 · 설계부터 우리가

주문제작(받은 규격·도면대로)

중앙대학교에서 직접 설계한 IP 도면을 기반으로 Mask를 제작하고, 지정된 5V+15V 통합 공정 사양에 맞춰 CMOS 칩을 제작하는 주문제작 방식이다.

• 시스템 통합 · 아니다

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

지정 제품·공법

지정 없음

CMOS 0.5μm 2P3M 5V+15V 통합 공정을 사용하라고 공정을 지정했으나 특정 제조사·브랜드·공법을 지정한 문장은 없고, 중앙대학교가 직접 설계한 IP 도면 기반으로 Mask를 제작하는 주문제작 방식이다.

• 동등 입증 때 · 해당 없음 동등 이상 허용 규정이 없어 동등 입증 시점도 없다.

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

합격선

숫자 기준 있음

Gate, Drain, Source 및 Body 모든 단자가 상호 간 최대 15V 전압차를 견디고, 5V 이하 저전압 회로와 15V 고전압 구동 회로가 동일 칩 내에서 공존해야 하며, 웨이퍼 5장을 납품해야 한다.

• 따를 표준·지침 · Process Design Kit(PDK), DRC/LVS Layout verification rule file, 5V+15V Model Library, Standard/IO/Sealring cell Library, PDK Reference Manual 및 가이드라인을 지원해야 한다.

  Process Design Kit (PDK) 지원

  DRC/LVS Layout verification rule file 지원

  5V+15V Model Library 지원

  Standard / IO / Sealring cell Library 지원

Gate, Drain, Source 및 Body의 모든 단자가 상호 간 최대 15V의 전압차를 견디고 안정적으로 동작할 수 있는 5V+15V CMOS 공정​을 적용하는 것을 주요 요구사항으로 한다.

중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

참가 범위

공개 경쟁

일반경쟁입찰(공동수급불허)로, 국가계약법 시행령 제12조·시행규칙 제14조에 따른 자격을 갖춘 자면 참가 가능.

입찰방법: 일반경쟁입찰(공동수급불허)

「국가를 당사자로 하는 계약에 관한 법률 시행령」제12조 및 동법 시행규칙 제14조 규정에 의하여 입찰참가자격을 갖춘 자

시안 승인

1회

결과물 제출 이전에 초안을 작성해 발주처와 협의하고 수정·보완을 거쳐 최종성과물을 제출한다. 수정 횟수 제한은 없고, 승인 기간이 납기에 드는지에 대한 규정은 없다.

• 수정 횟수 · 모름 · 문서로 확인 안 됨 수정 횟수 제한이 적혀 있지 않다.
• 승인 기간 · 모름 · 문서로 확인 안 됨 승인 기간이 납기에 드는지에 대한 규정이 없다.

결과물은 제출 이전에 원고 구성 및 내용에 대한 초안을 작성하여 발주처와 협의하고, 수정 보완을 거쳐 최종성과물은 계약기간 내에 제출한다.

큰 배점 항목

사업수행계획 중 'CMOS 0.5um 2P3M 5V+15V 통합 공정 사용 Mask 제작 진행' 20점, '설계 완료 CMOS 칩의 요구 수량 확보 및 웨이퍼(Wafer) 형태 납품 계획의 적정성' 20점, '중앙대학교 기술적 요구사항에 대한 직접적 지원' 20점.

기술평가 80점(사업수행계획 5개 요소), 가격평가 20점.

- CMOS 0.5um 2P3M 5V+15V 통합 공정 사용 Mask 제작 진행 | 20

- 설계 완료 CMOS 칩의 요구 수량 확보 및 웨이퍼(Wafer) 형태 납품 계획의 적정성 | 20

- 중앙대학교 기술적 요구사항에 대한 직접적 지원 | 20

평가 자리 발표

서면 평가만

제안설명회는 개최하지 않으며 접수된 제안서의 서면평가를 실시함.

• 빠지면 · 해당 없음 발표가 없음

제안설명회는 개최하지 않으며 접수된 제안서의 서면평가를 실시함.

처리할 기판(웨이퍼) 크기는 몇 인치인가

6inch

제작이 완료된 CMOS 칩은 6-inch wafer 형태로 제공되어야 한다.

제작이 완료된 CMOS 칩은 6-inch wafer 형태로 제공되어야 한다.

공고 정보

공고종류

등록공고 (일반공고)

게시일

10/06(화)

공고번호

R26BK01757130-000

참조번호

1-R2026-11657

공고기관

중앙대학교 산학협력단

수요기관

중앙대학교 산학협력단

계약방법

일반경쟁

낙찰방법

협상에의한계약

계약유형

총액계약

예정가격 방식

비예가

추정가격

47,679,000원

배정예산

52,446,900원

공공조달분류

연구조사서비스 › 학술연구서비스 › 과학기술연구조사서비스

사전규격번호

R26BD00278865

재공고

아니오

출처

나라장터

문서 분석 전체

이 분야에서 갈리는 것 · 우리가 만드는 공정 방식·기판 크기인가, 주문제작을 150일 안에 끝낼 수 있나, 기술평가 85점을 넘나, 3년 품질보증을 감당하나에서 갈린다.

질문 90개 · 꼭 5 · 좋음 20 · 안 봐도 됨 65

주제 · 참가 자격 9개

업종·면허 조합

모름 · 문서로 확인 안 됨

입찰참가자격은 국가계약법 시행령 제12조·시행규칙 제14조에 의한 자격을 갖춘 자로만 규정되어 있고, 업종 등록·면허의 개수 관계나 코드 밖 자격(허가·지정·등록, 업태·종목, 전문매장 등)에 대한 요구가 문서에 없다.

• 코드 밖 자격 · 없음 법·조례가 정한 허가·지정·등록이나 사업자등록증 업태·종목, 전문매장 보유 같은 별도 자격 요구가 문서에 없다.

「국가를 당사자로 하는 계약에 관한 법률 시행령」제12조 및 동법 시행규칙 제14조 규정에 의하여 입찰참가자격을 갖춘 자

지역 조건

없음

본점 지역 제한 외에 사업장·지사·시설·인력 소재, 지역 인력 고용·장비 사용, 지역 업체 공동수급, 지역 가점 등 지역을 묶는 조건이 문서에 없다.

• 크기 · 모름 · 문서로 확인 안 됨 지역 관련 평가표 점수 차가 문서에 없다.
• 대상 · - 해당하는 지역 조건이 없다.

실적

없음

유사·동등 실적을 참가 조건이나 점수로 요구하는 문구가 문서에 없다. 평가표의 사업수행계획 항목은 실적이 아니라 계획·전문성·일정에 대한 배점이다.

• 크기 · 모름 · 문서로 확인 안 됨 실적 관련 평가표 점수 차가 문서에 없다.
• 조건 · 없음 인정 범위·좁히는 조건에 대한 문구가 문서에 없다.

업력

없음

설립·개업 후 경과 햇수를 참가 조건이나 점수로 요구하는 문구가 문서에 없다. 일반현황 서식에 회사 설립년도·해당분야 종사기간 기재란이 있을 뿐이다.

• 요구 업력 · 모름 · 문서로 확인 안 됨 요구 업력이 문서에 없다.
• 크기 · 모름 · 문서로 확인 안 됨 업력 관련 평가표 점수 차가 문서에 없다.

공동수급

막음

입찰방법이 일반경쟁입찰(공동수급불허)로 명시되어 있다.

• 자격을 나눠 채우기 · 모름 · 문서로 확인 안 됨 공동수급을 허용하지 않으므로 자격 분담에 대한 문구가 없다.

입찰방법: 일반경쟁입찰(공동수급불허)

회사 규모·신분

제한 없음

중소기업·소기업·여성기업·법인 등 규모나 신분으로 참가를 좁히는 문구가 문서에 없다.

안전보건수준평가

없음

안전보건수준평가 대상 사업이라는 문구나 안전보건 서약·계획서 제출 요구가 문서에 없다.

하도급

모름 · 문서로 확인 안 됨

하도급·외주를 허용하거나 금지하는 문구가 문서에 없다.

• 하도급 한도 · 모름 · 문서로 확인 안 됨 하도급 한도가 문서에 없다.

직접 생산

없음

직접생산확인증명서 소지, 제조 등록, OEM 금지, 한 제조사 제품으로만 채워야 한다는 등의 요구가 문서에 없다.

• 참가 등록 · 모름 · 문서로 확인 안 됨 제조만/제조·공급 모두에 대한 문구가 문서에 없다.
• 직생 범위 · 모름 · 문서로 확인 안 됨 직접생산확인 관련 문구가 문서에 없다.
• 대상 · - 해당하는 제조·생산 조건이 없다.

주제 · 제품 규격·인증 9개

지정 제품·공법

지정 없음

CMOS 0.5μm 2P3M 5V+15V 통합 공정을 사용하라고 공정을 지정했으나 특정 제조사·브랜드·공법을 지정한 문장은 없고, 중앙대학교가 직접 설계한 IP 도면 기반으로 Mask를 제작하는 주문제작 방식이다.

• 동등 입증 때 · 해당 없음 동등 이상 허용 규정이 없어 동등 입증 시점도 없다.

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

제조사 확약서

없음

제조사·공식 공급원에게서 받아 와야 하는 공급 확약서·기술지원 확약서·대리점 지위·정품보증서·수입신고필증 등의 서류 요구가 문서에 없다.

• 대상 · - 해당 서류 없음
• 조건 · 없음

제품 인증

없음

납품 제품·공정에 요구하는 인증·허가·시험성적서 요구가 문서에 없다.

• 크기 · -
• 대상 · -
• 조건 · 모름 · 문서로 확인 안 됨

원산지(국산)

모름 · 문서로 확인 안 됨

원산지 제한·국산 요구·수입 허용 여부를 정한 문장이 문서에 없다.

합격선

숫자 기준 있음

Gate, Drain, Source 및 Body 모든 단자가 상호 간 최대 15V 전압차를 견디고, 5V 이하 저전압 회로와 15V 고전압 구동 회로가 동일 칩 내에서 공존해야 하며, 웨이퍼 5장을 납품해야 한다.

• 따를 표준·지침 · Process Design Kit(PDK), DRC/LVS Layout verification rule file, 5V+15V Model Library, Standard/IO/Sealring cell Library, PDK Reference Manual 및 가이드라인을 지원해야 한다.

  Process Design Kit (PDK) 지원

  DRC/LVS Layout verification rule file 지원

  5V+15V Model Library 지원

  Standard / IO / Sealring cell Library 지원

Gate, Drain, Source 및 Body의 모든 단자가 상호 간 최대 15V의 전압차를 견디고 안정적으로 동작할 수 있는 5V+15V CMOS 공정​을 적용하는 것을 주요 요구사항으로 한다.

중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

등록 제품

없음

우수제품·혁신제품·규격심의·사전등록·제품 실적·가격집 등재 등 목록·지정 요구가 문서에 없다.

• 대상 · -

신품·제조 시기

없음

신품·최근 생산품·유효기간·단종 모델 제한 요구가 문서에 없다.

• 제조 뒤 경과 상한 · 모름 · 문서로 확인 안 됨
• 남은 유효기간 · 모름 · 문서로 확인 안 됨

규격·기술 심사

점수와 통과선

기술평가 점수(80점)의 85% 이상인 업체를 후보자로 선정한 뒤 가격평가를 실시하여 합산 최고득점자를 우선협상대상자로 선정한다.

• 통과선 · 68점 이상 기술평가 80점의 85%

  기술평가 점수(80점)를 기준으로 동 점수의 일정한 비율(85%)이상인 업체를 후보자로 선정

• 필수 항목·과락 · 아니다 필수 항목 미달·부문별 과락으로 총점과 상관없이 떨어진다는 규정이 없다.

본 입찰에 대한 평가는 기술평가 점수(80점)를 기준으로 동 점수의 일정한 비율(85%)이상인 업체를 후보자로 선정하고 선정된 후보자에 대하여 가격평가를 실시하여 기술평가점수와 가격평가점수를 합한 점수의 최고득점자를 우선협상대상자로 선정한다.

입찰 때 넣을 제품이 규격을 맞춘다는 것을 무…

따로 없음

입찰 시 제출서류에 규격 대비표·카탈로그·시험성적서·성능 데이터 등 규격 증빙 자료를 내라는 규정이 없다.

• 마감 뒤 보완 · 조건부 허용 발주처가 서류 미비·불명확 시 보완자료 제출을 요구할 수 있고, 요구받은 날로부터 1일 이내 제출해야 한다.

  발주처는 제출된 서류 등이 미비 또는 불명확한 경우 입찰자에게 보완자료 제출을 요구할 수 있으며, 입찰자는 요구받은 날로부터 1일 이내에 제출하여야 하고, 기한까지 보완 요구한 서류를 제출하지 않은 경우는 당초 제출된 서류만으로 심사한다.

주제 · 입찰 절차 9개

참가 범위

공개 경쟁

일반경쟁입찰(공동수급불허)로, 국가계약법 시행령 제12조·시행규칙 제14조에 따른 자격을 갖춘 자면 참가 가능.

입찰방법: 일반경쟁입찰(공동수급불허)

「국가를 당사자로 하는 계약에 관한 법률 시행령」제12조 및 동법 시행규칙 제14조 규정에 의하여 입찰참가자격을 갖춘 자

여러 과제로 나뉨

나뉘지 않음

단일 과업·단일 입찰로 나뉜 과제·권역·입찰번호가 없다.

• 여러 개 · 모름 · 문서로 확인 안 됨 나뉘지 않아 해당 사항 없음.

입찰 전 절차

서류·입찰서 직접 제출(방문·우편·팩스·이메일)

입찰참가신청서를 2026. 10. 19.(월) 10:00까지 직접 방문 제출. 제안서 전자파일은 이메일(kimeunji@cau.ac.kr)로 별도 제출.

제출마감일: 2026. 10. 19.(월) 10:00

제출방법: 직접 방문 제출

제안서 출력본 1부 및 제안서 전자파일(이메일 kimeunji@cau.ac.kr 제출)

현장설명회

없음

현장설명회·현장답사 관련 규정이 문서에 없다.

정정·재공고 변경

해당 없음(첫 공고)

재공고·정정 공고라는 언급이 없다.

낙찰 업체 수

한 업체가 전량

단일 업체와 협상에 의한 계약으로 전량 납품.

• 최소 응찰 물량 · 해당 없음 나눠 낙찰하는 구조가 아니다.

낙찰자 결정방법: 협상에 의한 계약

MAS 2단계경쟁

아니다

다수공급자계약·종합쇼핑몰 관련 규정이 없다.

입찰보증금

실제로 낸다(보증서·현금)

입찰금액의 100분의 5 이상을 이행(입찰)보증보험증권으로 납부. 계약·하자 보증 비율은 문서에 없다.

• 입찰보증금 비율 · 5% 이상 입찰금액의 100분의 5 이상

  입찰금액의 100분의 5 이상

• 계약·하자 보증 비율 · 모름 · 문서로 확인 안 됨 계약보증금·하자보수보증금 비율이 문서에 없다.

입찰보증금의 납부: 입찰자는 입찰금액의 100분의 5이상의 입찰보증금을 납부하여야 합니다.

입찰보증금 납부 방법: 「국가계약법 시행령」제37조 제2항에 따라 현금 또는 보증서로 납부할 수 있습니다.

문서끼리 다른 곳

아니다

문서 간 어긋난 값이 없다.

주제 · 과업 범위 11개

다른 업 섞임

섞이지 않음

과업은 CMOS 공정 기반 IP Mask 제작 및 CMOS Wafer 납품 단일 업무로, 다른 면허·공종·품목의 일이 섞여 있다는 기재가 없다.

하는 일

CMOS 0.5μm 2P3M 5V+15V 통합 공정을 활용해 중앙대학교가 개발한 IP 도면 기반으로 Mask를 제작하고, 5V/15V 통합 전원 도메인에서 동작하는 CMOS 칩을 6-inch wafer 형태 5장으로 납품하는 용역. HV-NMOS/HV-PMOS 드리프트 영역·이중 웰·LDD 구조를 적용해 Gate/Drain/Source/Body 단자 간 최대 15V 전압차를 견디는 소자·공정 특성을 확보해야 하며, PDK·DRC/LVS rule·5V+15V Model Library·Cell Library 등 기술지원을 직접 제공해야 한다.

기존 시스템과 이어짐

없음(새로 하는 독립된 일)

중앙대학교가 개발한 IP 도면을 기반으로 Mask를 제작하는 신규 과업으로, 기존 시스템·설비와의 연동이나 기존 제조사 제품 지정, 연속 사업 기재가 없다.

설치 공사업 면허

해당 없음

CMOS 칩 설계·Mask 제작·Wafer 납품 용역으로 전기·정보통신·수도·소방 등 법상 공사에 해당하는 설치 업무가 없다.

• 대상 · 해당 없음
• 조건 · 해당 없음

일의 끝

납품만

제작 완료된 CMOS 칩을 웨이퍼(Wafer) 단위로 납품하는 용역으로, 현장 설치·시운전은 과업에 포함되지 않는다.

• 시험운영 기간 · 해당 없음

제작이 완료된 CMOS 회로는 웨이퍼(Wafer) 형태로 제공되어야 하며, 과업 수행자는 과제에서 요구하는 수량 이상의 정상 동작 칩을 포함한 웨이퍼(Wafer)를 확보하여 납품하여야 한다.

기성품·주문제작

주문제작(받은 규격·도면대로)

중앙대학교에서 직접 설계한 IP 도면을 기반으로 Mask를 제작하고, 지정된 5V+15V 통합 공정 사양에 맞춰 CMOS 칩을 제작하는 주문제작 방식이다.

• 시스템 통합 · 아니다

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

함께 넘길 물품

해당 없음

본품·본업과 함께 별도로 넘겨주거나 비치해야 하는 물품이 기재되어 있지 않다.

철거·폐기

없음

기존 장비·시설의 철거·이설·폐기·반납이나 회수 업무가 과업에 포함되어 있지 않다.

부가 작업

해당 없음

본업 외에 별도로 수행해야 하는 부가 작업·서비스가 기재되어 있지 않다.

디자인 몫

해당 없음

디자인·편집·원고 작업이 과업에 포함되어 있지 않다.

묶인 품목 수

1종

납품 품목은 중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장 단일 품목이다.

• 제조사 수 · 모름 · 문서로 확인 안 됨

중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

주제 · 납품 일정·현장 11개

일의 분량

CMOS 칩(Wafer 단위) 5장

사업예산 52,446,900원(VAT 포함). 결과물로 중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장을 제출.

• 열린 분량 · 정해짐 웨이퍼 5장으로 수량이 확정됨.

  ❍ 중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

❍ 중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

다. 사업예산: 52,446,900원(VAT 포함)

수행 기간

45일 이하

과업기간은 계약일로부터 45일 이내.

• 옮길 수 없는 끝 날짜 · 없음

나. 과업기간: 계약일로부터 45일 이내

현장·납품지

1곳

납품지는 중앙대학교(서울특별시 동작구 흑석로 84).

• 열린 분량 · 정해짐 납품지가 중앙대학교로 정해져 있음.

  나. 장소: 서울특별시 동작구 흑석로 84 중앙대학교 구매계약팀(108관 506호)

• 범위 · 없음(국내 보통 현장) 국내 보통 현장.

나. 장소: 서울특별시 동작구 흑석로 84 중앙대학교 구매계약팀(108관 506호)

현장 여건

해당 없음

웨이퍼 제작·납품 용역으로 현장 부대공사·위험작업 관련 기재가 없음.

• 부대공사·현장 준비 · 해당 없음
• 위험작업 · 해당 없음

작업 시기

해당 없음

일할 수 있는 때에 대한 제약 기재가 없음.

다른 일정에 묶임

아니다

다른 공사·사업 일정에 묶였다는 기재가 없음.

나눠 납품

한 번에 전량

납품기한(계약일로부터 45일 이내) 하나만 적혀 있고 나눠 내라는 말이 없음.

• 분할납품 · 모름 · 문서로 확인 안 됨 분할납품을 막거나 허용하는 문장이 없음.

나. 과업기간: 계약일로부터 45일 이내

보관 조건

없음

보관·운송 조건을 지켜야 하는 품목이 없음.

• 대상 · -

주문 뒤 납품 시한

모름 · 문서로 확인 안 됨

주문(납품요구) 후 납품 시한에 대한 기재가 없음.

• 기점 · 모름 · 문서로 확인 안 됨

포장·표시

해당 없음

포장 단위나 표시·라벨 요구가 없음.

보안 조치

없음

일반 보안 문구만 있고 구체적 보안 조치 요구가 없음.

• 크기 · -
• 대상 · -

◦제안자는 본 사업과 관련하여 취득한 업무 내용에 대하여 제3자에게 누설하여서는 안 되며, 발주처가 요구하는 보안사항을 철저히 준수하여야 함.

주제 · 견본·검사·검수 7개

검수

발주처 검수만

결과물은 제출 이전에 초안을 작성해 발주처와 협의하고 수정·보완을 거쳐 최종성과물을 계약기간 내 제출하며, 발주처가 과업 수행의 제반 이행 상황을 관리·점검한다. 외부 기관 심의·승인·검사·감리·성과심사 절차는 없다.

발주처는 본 과업 수행에 따른 제반 이행 상황을 관리 및 점검한다.

결과물은 제출 이전에 원고 구성 및 내용에 대한 초안을 작성하여 발주처와 협의하고, 수정 보완을 거쳐 최종성과물은 계약기간 내에 제출한다.

샘플·시안 선제출

없음

입찰·제안·규격평가 단계에서 시안·샘플·견본·시연·성능시험을 미리 만들어 내라는 요구가 없다. 제안서는 서면평가만 하고 제안설명회는 개최하지 않는다.

제안설명회는 개최하지 않으며 접수된 제안서의 서면평가를 실시함.

시험·검사

시험·검사 없음

이 공고·과업지시서가 정한 품질 시험·검사·분석이 없다. 웨이퍼 형태 납품과 정상 동작 칩 확보만 요구한다.

• 시험 단위 · 모름 · 문서로 확인 안 됨 시험·검사가 없어 단위가 정해지지 않았다.
• 시험 장소 · 모름 · 문서로 확인 안 됨 시험·검사가 없어 장소가 정해지지 않았다.

시안 승인

1회

결과물 제출 이전에 초안을 작성해 발주처와 협의하고 수정·보완을 거쳐 최종성과물을 제출한다. 수정 횟수 제한은 없고, 승인 기간이 납기에 드는지에 대한 규정은 없다.

• 수정 횟수 · 모름 · 문서로 확인 안 됨 수정 횟수 제한이 적혀 있지 않다.
• 승인 기간 · 모름 · 문서로 확인 안 됨 승인 기간이 납기에 드는지에 대한 규정이 없다.

결과물은 제출 이전에 원고 구성 및 내용에 대한 초안을 작성하여 발주처와 협의하고, 수정 보완을 거쳐 최종성과물은 계약기간 내에 제출한다.

공장 실사·입회

없음

발주처가 공장·사업장을 실사하거나 제작 중간검사에 입회한다는 규정이 없다.

이 공고가 군수품 조달인가 — 국방부·각 군이…

아니다

수요기관은 중앙대학교 산학협력단이며 군수품 특수조건·국방규격·재고번호·군 검사·부대 출입 보안 같은 군 전용 절차가 없다.

군수품이면 납품 검사·검수는 누가 하나 — 수…

해당 없음

군수품 조달이 아니다.

• 품질보증형태 · 해당 없음 군수품 조달이 아니다.

주제 · 인력·A/S·하자 대응 8개

장비·시설 보유

없음

입찰참가자격은 국가계약법령상 자격과 제한 여부만 규정하고, 과업 수행에 쓸 장비·시설·업무 시스템을 갖추라는 요구는 문서에 없다.

• 갖출 때 · 해당 없음 장비·시설 보유 요구 자체가 없다.
• 크기 · 해당 없음 장비·시설 관련 평가 항목이 없다.
• 조건 · 모름 · 문서로 확인 안 됨 임차 인정 여부를 정한 문장이 없다.

인력 자격

없음

투입 인력의 자격·등급·학위·경력·교육 이수나 전담 역할(현장대리인·안전관리자 등)을 요구하는 문장이 없다. 평가표의 「과업 수행자의 전문성 및 운영 능력」은 회사 차원의 평가요소일 뿐 인력 자격 요구가 아니다.

• 크기 · 해당 없음 인력 자격 관련 배점 항목이 없다.
• 대상 · 해당 없음 인력 자격 요구가 없다.

출동 시한

없음

고장·장애·긴급 호출 시 현장 도착·착수 시한을 정한 문장이 없다.

• 도착 시한 · 모름 · 문서로 확인 안 됨 도착 시한을 정한 문장이 없다.

처리 시한

해당 없음

이 과업은 Mask 제작 및 Wafer 납품 용역으로, 요청·장애를 받아 처리(복구·완료)하는 일이 없다.

• 기점 · 해당 없음 처리 시한을 정한 문장이 없다.

교육·기술이전

해당 없음

발주처 직원·사용자 교육, 시연, 매뉴얼, 기술이전을 몇 회 해 달라는 요구가 없다. 다만 중앙대학교가 요청하는 기술적 지원(PDK, DRC/LVS rule, Model Library, Cell Library, PDK Reference Manual 및 가이드라인)에 직접 응해야 한다.

• 무상 · 해당 없음 교육·기술이전 횟수 요구가 없다.

하자보수

해당 없음

결과물(Wafer)의 무상 하자보증·교환 기간을 정한 문장이 없다.

• 기점 · 해당 없음 보증 기간을 정한 문장이 없다.
• 보증 기간 정기점검 · 해당 없음 정기점검 요구가 없다.
• 소모성·정기정비 부품 · 해당 없음 부품 무상 공급 조항이 없다.

단종 뒤 부품 공급

해당 없음

보증 종료·단종 뒤 부품·소모품·유지보수를 대야 하는 기간을 정한 문장이 없다.

A/S 조직·인력

없음

납품 물품의 설치·시운전·A/S를 맡을 조직(인력 수·부서·서비스망·예비품)을 요구하는 문장이 없다.

• 인원 · 해당 없음 A/S 인력 수 요구가 없다.
• 크기 · 해당 없음 A/S 조직 관련 배점 항목이 없다.
• 대상 · 해당 없음 A/S 조직 요구가 없다.

주제 · 가격·대금·계약 조건 11개

총액·단가 방식

총액

입찰방식이 일반경쟁입찰(공동수급불허, 총액)으로 명시되어 있고, 사업금액 52,446,900원(VAT 포함)이 정해져 있다. 정산·단가 조정에 대한 별도 조항은 없다.

• 정산 · 모름 · 문서로 확인 안 됨 실적·실비 정산 또는 확정 금액에 대한 명시적 조항이 없다.
• 단가 조정 · 모름 · 문서로 확인 안 됨 단가 고정·시세 연동·협의 조정에 대한 조항이 없다.

일반경쟁입찰(공동수급불허, 총액) / 협상에 의한 계약

사업금액: 52,446,900원(부가가치세 포함)

물량 변동

확정

결과물이 CMOS 칩(Wafer 단위) 5장으로 확정되어 있고, 공정·수량·사양이 과업지시서에 구체적으로 명시되어 있다.

중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

발주처 단가 기준

적혀 있지 않음

발주처가 정한 단가·품셈·요율·상한가 등 대가 산정 기준이 공고에 없다. 사업금액만 제시되어 있다.

계약 상대

공고 낸 기관 직접

공고기관·수요기관 모두 중앙대학교 산학협력단이며, 계약 상대가 다른 곳이라는 문구가 없다.

그대로 넘길 돈

아니다

계약금액 안에서 다른 곳에 넘기거나 정해진 곳에 써야 하는 돈에 대한 조항이 없다.

• 넘길 돈 · 해당 없음 해당 항목이 없다.
• 투찰 때 반영 · 해당 없음 해당 항목이 없다.

견적 근거

공개 안 됨

설계도면·내역서·단가 등 견적 근거가 입찰 전에 공개된다는 안내가 없다. 중앙대학교 IP 도면 기반으로 Mask를 제작한다고만 되어 있다.

• 이윤 · 모름 · 문서로 확인 안 됨 원가계산서·산출내역이 공개되지 않아 이윤 여부를 알 수 없다.

대금 받는 때

끝난 뒤 한 번에

결과물을 계약기간 내에 제출하는 것으로 되어 있고, 지급 시기·선금·지급 기한에 대한 별도 조항이 없다.

• 선금 · 모름 · 문서로 확인 안 됨 선금 비율에 대한 조항이 없다.
• 지급 기한 · 모름 · 문서로 확인 안 됨 청구 후 지급 기한에 대한 조항이 없다.

결과물은 제출 이전에 원고 구성 및 내용에 대한 초안을 작성하여 발주처와 협의하고, 수정 보완을 거쳐 최종성과물은 계약기간 내에 제출한다.

공채·채권

모름 · 문서로 확인 안 됨

공채·채권 매입에 대한 조항이 없다.

보험 가입

없음

이 과업 때문에 들어야 하는 보험·공제에 대한 요구가 없다. 이행(입찰)보증보험증권은 입찰보증금으로 이 질문의 대상이 아니다.

• 보상 한도 · 해당 없음 해당 보험이 없다.
• 보험료 · 해당 없음 해당 보험이 없다.
• 대상 · 해당 없음 해당 보험이 없다.

계약 변동 가능

아니다

예산 확정 전·보조사업자 계약 등으로 계약이 안 되거나 금액·물량·기간이 바뀔 수 있다는 조항이 없다.

• 바뀔 수 있는 것 · 해당 없음 해당 조항이 없다.

부가세 과세

모름 · 문서로 확인 안 됨

이 일·품목의 과세·면세 여부를 적은 문장이 없다. 사업금액·제안금액에 부가가치세 포함 표기만 있다.

• 투찰가에 부가세 · 넣는다 가격제안서에 제안금액(부가가치세 포함)으로 기재하도록 되어 있다.

  제안금액(부가가치세 포함)

뽑는 방식 · 입찰 방식 10개

회사 속성 우대

없음

평가표는 기술평가(사업수행계획 5개 요소)와 가격평가뿐이며 회사 속성 우대 규정이 없다.

• 우대 대상 · 없음 창업·여성·장애인·사회적기업·소기업·고용·인증·산업재해율 관련 우대 문구 없음
• 가점 크기 · 모름 · 문서로 확인 안 됨 가점 규정 자체가 없음

신용등급·경영상태

없음

신용평가등급·기술신용평가·경영상태를 참가 조건이나 점수로 보는 규정이 없다.

• 등급이 없을 때 · 모름 · 문서로 확인 안 됨 규정 없음
• 크기 · 모름 · 문서로 확인 안 됨 평가표에 해당 항목 없음
• 대상 · 모름 · 문서로 확인 안 됨 해당 항목 없음

보유 인력

없음

보유 인력 수·등급을 점수나 참가 조건으로 보는 규정이 없다.

• 기준 인원 · 모름 · 문서로 확인 안 됨 규정 없음
• 크기 · 모름 · 문서로 확인 안 됨 평가표에 해당 항목 없음

전담 인력

없음

전담·겸직·참여율 관련 규정 없음. 다만 투입인력 교체·변동 시 발주처와 사전 협의 의무만 있다.

• 참여율 상한 · 모름 · 문서로 확인 안 됨 규정 없음
• 크기 · 모름 · 문서로 확인 안 됨 평가표에 해당 항목 없음
• 대상 · 모름 · 문서로 확인 안 됨 규정 없음

소속 직원

없음

투입 인력의 소속·재직기간·고용형태·프리랜서 관련 규정이 없다.

• 재직 기간 · 모름 · 문서로 확인 안 됨 규정 없음
• 크기 · 모름 · 문서로 확인 안 됨 평가표에 해당 항목 없음
• 대상 · 모름 · 문서로 확인 안 됨 규정 없음
• 조건 · 모름 · 문서로 확인 안 됨 규정 없음

큰 배점 항목

사업수행계획 중 'CMOS 0.5um 2P3M 5V+15V 통합 공정 사용 Mask 제작 진행' 20점, '설계 완료 CMOS 칩의 요구 수량 확보 및 웨이퍼(Wafer) 형태 납품 계획의 적정성' 20점, '중앙대학교 기술적 요구사항에 대한 직접적 지원' 20점.

기술평가 80점(사업수행계획 5개 요소), 가격평가 20점.

- CMOS 0.5um 2P3M 5V+15V 통합 공정 사용 Mask 제작 진행 | 20

- 설계 완료 CMOS 칩의 요구 수량 확보 및 웨이퍼(Wafer) 형태 납품 계획의 적정성 | 20

- 중앙대학교 기술적 요구사항에 대한 직접적 지원 | 20

가점

없음

특허·신기술·수상·우수업체 선정·기술개발 투자·신규 고용 가점 규정이 없다.

• 가점 대상 · 없음 해당 규정 없음
• 가점 크기 · 모름 · 문서로 확인 안 됨 해당 규정 없음

무상 추가 제공

없음

무상 유지보수·사후지원 기간이나 과업 밖 추가 제공 점수 규정이 없다.

• 요구 기간 · 모름 · 문서로 확인 안 됨 규정 없음
• 크기 · 모름 · 문서로 확인 안 됨 평가표에 해당 항목 없음
• 대상 · 모름 · 문서로 확인 안 됨 규정 없음

평가 자리 발표

서면 평가만

제안설명회는 개최하지 않으며 접수된 제안서의 서면평가를 실시함.

• 빠지면 · 해당 없음 발표가 없음

제안설명회는 개최하지 않으며 접수된 제안서의 서면평가를 실시함.

차등점수제

아니다

차등점수제 관련 문구 없음.

• 순위 간 점수차 · 모름 · 문서로 확인 안 됨 규정 없음

카테고리 · 연구·실험·계측장비 5개

지원사업·R&D 재원

아니다

정부·지자체 지원사업이나 연구개발 과제의 돈으로 한다는 문구가 없다. 다만 제안서 기타사항에 「중앙대학교에서 진행되는 연구과제」라는 표현이 있다.

품질 인증

없음

품질·환경·안전·정보보호 인증이나 업무 절차서를 참가 조건이나 평가 점수로 요구하는 문구가 없다.

경비 부담

우리 부담(대가 안)

제안과 관련된 일체의 소요비용은 참가자 부담으로 하고, 결과물의 누락·오기 등에 필요한 추가 작업과 이에 소요되는 비용은 계약자가 부담한다.

제출된 제안서는 일체 반환하지 않으며, 본 제안과 관련된 일체의 소요비용은 참가자의 부담으로 함.

결과물은 과업 수행 자료의 검토가 완료된 후 작성하되, 자료 등의 누락 또는 오기 등이 초래되었을 경우의 필요한 추가 작업과 이에 소요되는 비용은 계약자가 부담한다.

공정 장비 종류

노광(리소그래피)

중앙대 IP 도면 기반 Mask 제작 및 CMOS 0.5μm 2P3M 5V+15V 통합 공정을 사용한 CMOS 칩 제작·웨이퍼 납품 용역이다.

CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작

처리할 기판(웨이퍼) 크기는 몇 인치인가

6inch

제작이 완료된 CMOS 칩은 6-inch wafer 형태로 제공되어야 한다.

제작이 완료된 CMOS 칩은 6-inch wafer 형태로 제공되어야 한다.

문서 발췌

과업·요구

=== 1-2. 과업지시서.hwp ===

과업지시서

2026. 09.

중앙대학교 산학협력단

Ⅰ. 과업 개요

❍ 본 과업은 CMOS 0.5μm 2P3M 5V+15V 통합 공정을 활용하여 CMOS 칩을 설계, 제작하고 웨이퍼(Wafer) 단위로 수령하는 것을 목표로 한다. 중앙대학교에서 개발한 IP(Intellectual Property) 도면을 기반으로 Mask를 제작하며, 제작이 완료된 CMOS 칩은 6-inch wafer 형태로 제공되어야 한다. 본 과업에서 제작되는 CMOS 칩은 5V 및 15V 동작이 가능한 고전압 CMOS 공정을 기반으로 하며, 특히 일반적인 고전압 CMOS 공정에서 Drain 단자에 한정하여 고전압 구동이 가능한 구조와 달리, Gate, Drain, Source 및 Body의 모든 단자가 상호 간 최대 15V의 전압차를 견디면서 안정적으로 동작할 수 있는 소자 및 공정 특성을 확보하는 것을 주요 요구사항으로 한다. 과업 수행 과정에서 본 업체는 중앙대학교에서 요구하는 다양한 기술적 지원(Process Design Kit / DRC, LVS rule / 5V+15V Model Library / PDK reference manual 및 guideline 등)을 직접적으로 제공해야 하며, 이를 통해 연구실의 설계도면 완성도를 높이고 공정 최적화와 설계 검증을 적극 지원해야 한다.

Ⅱ. 주요 내용

1. 개요

가. 건명: CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역 나. 과업기간: 계약일로부터 45일 이내 다. 사업예산: 52,446,900원(VAT 포함) 2. 연구 방법 및 내용(세부 요구사항) ❍ CMOS 0.5um 2P3M 5V+15V 통합 공정 사용, 중앙대학교에서 직접 설계한 IP 도면 기반 Mask 제작 ❍ 제작이 완료된 CMOS 회로는 웨이퍼(Wafer) 형태로 제공되어야 하며, 과업 수행자는 과제에서 요구하는 수량 이상의 정상 동작 칩을 포함한 웨이퍼(Wafer)를 확보하여 납품하여야 한다. ❍ 제작된 CMOS 칩은 5V 및 15V가 하나의 칩 내에서 함께 사용되는 통합 전원 도메인에서 정상 동작하도록 제작되어야 하며, 5V 이하의 저전압 디지털 제어 회로와 15V 고전압 소자 구동 회로가 동일 칩 내에서 안정적으로 공존할 수 있어야 한다. ❍ 또한 일반적인 고전압 CMOS 공정이 Drain 단자에 한정하여 고전압 구동이 가능한 것과 달리, Gate, Drain, Source 및 Body의 모든 단자가 상호 간 최대 15V의 전압차를 견디고 안정적으로 동작할 수 있는 5V+15V CMOS 공정​을 적용하는 것을 주요 요구사항으로 한다. ❍ 15V급 중전압 CMOS 구현을 위해 HV-NMOS 및 HV-PMOS의 드리프트 영역(Drift Region), 이중 웰(Double-Well) 및 LDD(Lightly Doped Drain) 구조를 적용하고, 저전압 CMOS와 고전압 CMOS가 동일 공정 내에서 구현될 수 있도록 제작되어야 한다. ❍ 고전압 소자의 드리프트 영역 농도 및 접합 깊이(Junction Depth)를 최적화하여 15V급 동작에 필요한 소자 내압을 확보하고, 고전압 영역과 저전압 영역 간 전기적 간섭 및 기생 성분을 최소화할 수 있는 소자 격리 구조를 적용하여야 한다. ❍ 또한 트렌치(Trench) 기반 소자 격리 및 웰 구조를 적용하여 고전압 소자의 접합 격리 특성과 소자 간 절연 특성을 확보하고, HV-NMOS/HV-PMOS의 안정적인 고전압 구동이 가능하도록 제작되어야 한다. ❍ 상기 고내압 소자 구조를 기반으로 Gate, Drain, Source 및 Body 단자 간 최대 15V의 전압 스트레스에 대한 내압 특성을 확보하여, 5V 이하의 저전압 CMOS 회로와 15V급 고전압 구동 회로가 동일 칩 내에서 안정적으로 공존할 수 있어야 한다. ❍ 중앙대학교에서 요청하는 기술적 지원에 직접적으로 응해야 하며, 요청 기술지원 사항은 다음과 같다. Process Design Kit (PDK) 지원 DRC/LVS Layout verification rule file 지원

5V+15V Model Library 지원 Standard / IO / Sealring cell Library 지원 3. 예상되는 연구결과물 ❍ 중앙대학교 IP 기반 CMOS 0.5um 2P3M 5V+15V CMOS 칩(Wafer 단위) 5장

Ⅲ. 입찰 신청 및 제안서 작성

1. 참가 자격

가. 「국가를 당사자로 하는 계약에 관한 법률 시행령」제12조 및 동법 시행규칙 제14조 규정에 의하여 입찰참가자격을 갖춘 자 나. 「국가를 당사자로 하는 계약에 관한 법률」제27조 및 동법 시행령 제76조에 의하여 입찰참가자격 제한을 받지 않는 자 다. 입찰참가자격에 결격사항이 있는 업체는 제안서 평가 없이 탈락 2. 입찰 방식 일반경쟁입찰(공동수급불허, 총액) / 협상에 의한 계약 3. 제안서 제출 가. 일시: 입찰공고서에 의함 나. 장소: 서울특별시 동작구 흑석로 84 중앙대학교 구매계약팀(108관 506호) 입찰참가신청서(별지 서식 제1호) 1부 사업자등록증 사본 1부 법인등기부등본 원본 1부 인감증명서 원본 1부 제안업체 일반현황(별지 서식 제2호) 1부 이행(입찰)보증보험증권 1부 가격제안서(별지 서식 제3호) 1부(견적서 또는 산출내역서 첨부) 국세, 지방세 완납 증명서 각 1부 사용인감계 1부 (해당시) 제안서 출력본 1부 및 제안서 전자파일(이메일 kimeunji@cau.ac.kr로 제출)

배점·평가

과업·요구

1. 입찰에 부치는 사항 가. 건명: CMOS 0.5μm 2P3M 5V+15V 통합 공정 기반의 중앙대 설계도면 기반 IP Mask 제작 및 CMOS Wafer 수령 용역 나. 과업기간: 계약일로부터 45일이내 다. 사업금액: 52,446,900원(부가가치세 포함) 라. 입찰방법: 일반경쟁입찰(공동수급불허) 2. 입찰참가자격 ※ 아래의 자격을 모두 충족해야 함 가. 「국가를 당사자로 하는 계약에 관한 법률 시행령」제12조 및 동법 시행규칙 제14조 규정에 의하여 입찰참가자격을 갖춘 자 나. 「국가를 당사자로 하는 계약에 관한 법률」제27조 및 동법 시행령 제76조에 의하여 입찰참가자격 제한을 받지 않는 자 다. 입찰참가자격에 결격사항이 있는 업체는 제안서 평가 없이 탈락 3. 입찰참가신청서 제출 가. 제출마감일: 2026. 10. 19.(월) 10:00 나. 제출방법: 직접 방문 제출 다. 제출장소: 서울특별시 동작구 흑석로 84 중앙대학교 구매계약팀(108관 506호) 라. 제출서류 ① 입찰참가신청서(별지 서식 제1호) 1부 ② 사업자등록증 1부 ③ 법인등기부등본 1부(개인사업자의 경우 사업자등록증명원, 주민등록등본 각 1부) ④ 인감증명서 1부 ⑤ 제안업체 일반현황(별지 서식 제2호) 1부 ⑥ 이행(입찰)보증보험증권 1부 - 입찰금액의 100분의 5 이상 - 피보험자: 중앙대학교 산학협력단(108-82-05979)