입찰공고상세[물품] · 마감
출처 · 이용 조건 — 공고 정보: 공공데이터포털 · 조달청 입찰공고 정보 · 요약 · 분석: 공공일감이 공고문과 첨부를 읽고 정리. 요약 · 분석을 인용할 때는 공공일감과 이 페이지 링크를 함께 밝혀 주세요.
FBGA Test Chip Packaging (3건)_261184
유찰 · 한국과학기술원 · 전자부품·반도체칩
- 결과
- 유찰
- 참가
- 16곳 · 개찰 09/23(수)
요약 AI 요약
KAIST가 보유한 3종의 Test Chip(289 FBGA 22mm×22mm 2종, 256 FBGA 20mm×20mm 1종)을 측정할 수 있도록 PCB 설계·제작과 FBGA 칩 패키징을 수행하는 사업이다. 각 종당 20개씩 로고를 각인한 패키지 완료 칩을 제작한다.
- Signal 및 Power Pin 분석 (3종)
- Chip Package Ball Map Layout (3종)
- PCB Layout Design (3종)
- PCB 제작 (3종)
- FBGA Chip Package (3종, 각 20개)
- Package Logo 각인 (3종)
AI에게 이 공고를 물어볼 때 · ChatGPT · Claude에 이 링크를 함께 주면 공고문과 첨부를 정리한 글을 읽고 답합니다. /ai/projects/R26BK01735028 · 베타 기간 무료
사업 내용 · 이 공고에 든 일
중심 · FBGA Test Chip 패키지 제작
물품 › 부품·소재 › 전자부품·반도체칩
반도체 칩(반도체용칩)의 FBGA 패키징·PCB 설계·제작을 맡기는 물품 제조 구매로, 완제품 장비가 아니라 칩 패키지 자체를 납품받는 일이다.
- Signal 및 Power Pin 분석(3종)
- Chip Package Ball Map Layout(3종)
- PCB Layout Design(3종)
- PCB 제작(3종)
- FBGA Chip Package(3종)
- Package Logo 각인(3종)
- 납품 후 1년 하자보수(도면 불일치·동작 불량 시 무상 수정)
참가 자격 · 제한
- 업종제한
- 제한 없음
- 지역제한
- 제한 없음
- 공동수급
- 공동수급불허
- 입찰참가 제한
- 모름
- 실적경쟁 · PQ
- 모름
- 국제입찰
- 국내입찰
- 제출 방법
- 전자입찰
입찰 일정
| 진행 | 일시 | 남은 날 |
|---|---|---|
| 공고 게시 | 09/17(목) | 지남 |
| 입찰서 제출 시작 | 09/18(금) 10:00 | 지남 |
| 입찰참가자격 등록 마감 | 09/22(화) 18:00 | 지남 |
| 입찰서 제출 마감 | 09/23(수) 10:00 | 지남 |
| 개찰 | 09/23(수) 11:00 | 지남 |
가격
- 추정가격
- 28,500,000원
- 배정예산
- 31,350,000원
- 기초금액
- 30,735,200원 (예비가격 -2% ~ +2%)
- 낙찰하한율
- 88%
- 부가세
- 2,850,000원
- 예정가격 방식
- 복수예가
납품
- 품명
- 반도체용칩 (3213100201)
- 수량
- 1 식
- 인도조건
- 모름
- 제조물품
- 아니오
- 세부품명 등록
- 등록 필요
공고 정보
- 공고종류
- 등록공고 (일반공고)
- 게시일
- 09/17(목)
- 공고번호
- R26BK01735028-000
- 참조번호
- 261184
- 공고기관
- 한국과학기술원
- 수요기관
- 한국과학기술원
- 계약방법
- 수의계약
- 낙찰방법
- 소액수의견적
- 계약유형
- 총액계약
- 예정가격 방식
- 복수예가
- 추정가격
- 28,500,000원
- 배정예산
- 31,350,000원
- 사전규격번호
- -
- 재공고
- 아니오
- 출처
- 나라장터
첨부파일
- HWPX · KAIST 소액수의계약(물품) 견적제출 안내공고_FBGA Test Chip Packaging (3건)_261184_최종.hwpx · 공고규격서
- PDF · KAIST 소액수의계약(물품) 견적제출 안내공고_FBGA Test Chip Packaging (3건)_261184_최종.pdf · 공고규격서
- PDF · 제작시방서-FBGA Test Chip Package.pdf · 공고규격서
- ZIP · KAIST -첨부자료_좌표 및 로고 (SSL).zip · 공고규격서
- HWP · 수의계약체결제한여부확인서_KAIST_소액수의_소기업소상공인.hwp · 공고규격서
- HWPX · 입찰사양서 양식(개정).hwpx · 공고규격서
문서 발췌
제작시방서
1. 사업명 : 289 FBGA 22mm×22mm 및 256 FBGA 20mm×20mm Test Chip 칩 패키지 제작 (3종, 각 20개, 로고각인) 2. 과업 내용 - Chip 측정을 위한 PCB Layout Design 및 PCB 제작, Chip packaging - Chip Design에 대해 Pad를 통해 측정 PCB까지 전달되어야 하는 Signal 및 Power Pin의 개수, Signal Routing에 따른 개별 PCB Design 및 PCB 제작, FBGA Chip Package 가) Signal 및 Power Pin 분석 (3종) 나) Chip Package Ball Map Layout (3종) 다) PCB Layout Design (3종) 라) PCB 제작 (3종) 마) FBGA Chip Package (3종) 바) Package Logo 각인 (3종) 3. 산출물
| 연번 | 품목 | 종류 | 수량 | 비고 |
|---|---|---|---|---|
| 1 | 289 FBGA 22mmx 22mm Chip Package | 2종 | 각20개 | 로고 각인 |
페 이 지 1 | 3 2 256FBGA 20mmx 20mm Chip Package 1종 각20개 로고 각인 4. 기초자료 - 첨부된 3종의 Chip [VELA: 3.228mm×1.614mm, YJCIM: 1.614mm×1.614mm, HFPU: 1.614mm×1.614mm]의 Pad상의 DV layer 중점 좌표 - 첨부된 3종의 패키지 각인 로고 (담당자: 정채윤 연구원, j_chaeyun@kaist.ac.kr, Tel.042-350-8068) 5. 납품기한: 2026년 10월 30일 (Chip Sawing 전달 후 2주 이내 기준)* *Chip Sawing 전달 일정 조정 발생 시 납기가 조정될 수 있음 6. 납품대상 ① FBGA 패키지: 패키징 완료된 Chip 3 set (각 20개 제작, 로고 각인) - 289 FBGA Chip Package 2 종 - 256 FBGA Chip Package 1 종 *각 품목당 예비수량 10% 이상 확보 권장 ② Ball Map Layout: Layout 도면 (.xlsx) ③ PCB 설계: PCB Layout 파일 (.dwg) ④ PCB 제작: 실물 PCB 7. 하자 및 유지보수: 납품일로부터 1년 - 제작한 3종류의 FBGA를 도면에 따라 제작하지 않았을 때 업체의 부담으로 수정하여 진행하여야 함 - 제작한 3종류의 FBGA가 제대로 동작 안 되었을 때 일주일 내로 수정을 완료한 페 이 지 2 | 3 후 업체의 부담으로 진행하여야 함
8. 특기사항 - 본 과업을 통해 개발된 칩 패키지 관련 설계 및 기술의 지식재산권(IP)은 한국과학기술원에 귀속됨 볼맵 (Ball Map) 디자인 납품 받을 볼맵 디자인 예시 패키지로고 (각인내용 별도 송부) ※ 첨부된 3종의 패키지 로고 파일 참고 페 이 지 3 | 3 === KAIST -첨부자료_좌표 및 로고 (SSL).zip === === 이진구-HFPU_Pad_final.xlsx ===